卒業論文

題目

# DFF 及びスキャン FF の低消費電力 化の研究

指導教員

近藤 利夫 教授

2015年

三重大学 工学部 情報工学科 計算機アーキテクチャ研究室

**宿里 美緒**(411854)

# 内容梗概

DFF はスタンダードセル部における占有面積,消費電力が大きく,そ の低電力化はチップ全体の消費電力に大きく貢献する.そのため,近年 も当研究室の DSSTSPCDFF をはじめ,低電力遅延積の実現をねらった 新構成の DFF がいくつも提案されている.しかし,ASIC には,テスト のためにスキャン対応が必要不可欠にもかかわらず,スキャン対応構成 での比較はほとんど行われていない.そこで本研究では,DSSTSPCと, その当研究室の提案以降に登場した DFF との比較評価を,スキャン対応 構成も含めて行った.また,低消費電力化に効果が大きく,広く利用さ れている DVFS 技術への適用性を確認するために,通常電圧に加えて低 い電圧での比較評価も行った.その結果,DSSTSPC を利用することで約 29%電力削減ができるということと,複数種類の DFF の混載をすること で低電力かつ高速な回路を実現できることが分かった.

# Abstract

DFFs play important roles in the CMOS circuits because the performance of DFFs significantly affects the area and the power consumption of VLSI chips. The Scan FFs are an essential part of the Scan test. However, little has reported on evaluations of Scan FFs. In this paper, DFFs and their Scan FFs are evaluated the power consumption. DSSTSPC achieves 29% less power consumption than conventional DFFs.

# 目 次

1	はじめに	1
<b>2</b>	DFF の概要および構成	<b>2</b>
	2.1 マスタースレーブ型	2
	2.2 パルス型	3
	<ol> <li>2.3 回路構成による分類</li> <li>2.3 回路構成による分類</li> </ol>	4
3	シミュレーション内容について	<b>5</b>
	3.1 比較対象の DFF について	5
	3.2 比較対象 DFF の改良と構成トランジスタのサイズ最適化	9
	3.3 スキャン FF の概要	10
	3.4 DVS の適用性について	12
	3.5 シミュレーション評価	12
	3.5.1 DFF <b>の評価</b>	12
	3.5.2 <b>スキャン</b> FF <b>の評価</b>	14
<b>4</b>	シミュレーション結果	<b>14</b>
	4.1 DFF の消費電力評価結果	14
	4.2 スキャン FF の消費電力評価結果	17
<b>5</b>	おわりに	21
*	<del>* 수</del> 志	ഹ
Э.		22
A	ネットリストについて	<b>24</b>
	A.1 CLK のような波形の表現	24
	A.2 CLK CONT	24
	A.3 spice の電流計測	25
	A.4 寄生容量など	25
в	HSPICE の使い方	<b>27</b>
	B.1 前提など	27
	B.2 使い方	27

$\mathbf{C}$	回路	図エディタについて	<b>27</b>
	C.1	エディタの起動	28
	C.2	ファイルの新規作成	28
	C.3	1. ディレクトリの作成	29
	C.4	2. 回路図データの作成	30
	C.5	3.回路図の描画	31
		C.5.1 PMOSとNMOSの描画	31
		C.5.2 VddとVssの描画	34
		C.5.3 入力と出力の描画	35
		C.5.4 ワイヤの描画	36
		C.5.5 描画したものを消したいとき	36
	C.6	4. ネットリストの出力	37
D	評価	「結果の算出について	38
	D.1	トグルとは	38
	D.2	消費電力.............................	39
	D.3	トグル率に対する消費電力	39
	D.4	最低駆動電圧	40
	D.5	最高動作周波数	40
	D.6	PDP	40
$\mathbf{E}$	回路	るの性能向上の工夫	41
_	E.1		41
	E.2	NMOSの抵抗成分を大きくする	42

# 図目次

3.1	$C^2$ MOSDFF の回路図	7
3.2	DSSTSPCDFF の回路図	7
3.3	LPMSDFF の回路図	8
3.4	DETSDFF の回路図	8
3.5	$C^2$ MOSDFF の Muxed-D 型スキャン FF	11
3.6	$C^2$ MOSDFF の clocked-scan 型スキャン FF	11
3.7	DSSTSPC $\sigma$ clocked-scan 型スキャン FF	15
3.8	LPMSのclocked-scan型スキャンFF	16
3.9	IBM のラッチを使用した $C^2$ MOSDFF のスキャン FF	16
4.10	各 DFF <b>のトグル周波数</b>	18
4.11	1.8V における DFF の実効 PDP	18
4.12	1.8V における DFF の消費電力	19
4.13	1.4V における DFF の消費電力	19
4.14	1.8V におけるスキャン FF の消費電力	20
4.15	1.1V におけるスキャン FF の消費電力	20
3.16	icfb のウィンドウ	28
3.17	New Library のウィンドウ	30
3.18	Create New File のウィンドウ	31
3.19	回路図エディタのウィンドウ	32
3.20	Add Instance のウィンドウ	33
3.21	Library Browser のウィンドウ	34
3.22	PMOS の設定をしている Add Instance のウィンドウ	43
3.23	NMOSの設定をしている Add Instanceのウィンドウ	44
3.24	トランジスタ設置後の回路図エディタのウィンドウ	45
3.25	Add Instance のウィンドウ	46
3.26	電源とアース設置後の回路図エディタのウィンドウ	47
3.27	入力ピンの作成	48
3.28	出力ピンの作成	48
3.29	入力と出力設置後の回路図エディタのウィンドウ	49
3.30	結線後の回路図エディタのウィンドウ	50
3.31	Analog Design Environment ウィンドウ	51
3.32	Choosing Design ウィンドウ	52
3.33	Choosing Simlator ウィンドウ	52
3.34	描画した回路図のネットリスト	53

	4.35	トグルしている DFF																						Ę	54	4
--	------	-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	---	----	---

# 表目次

# 1 はじめに

携帯端末などの高機能化,高性能化に伴う消費電力を抑えるために多 方面からLSIの低電力化がはかられている.その中で基本回路のDFFと それへのクロック分配用信号線の消費電力はLSI全体の4割[1]も占める ことから,DFFの低消費電力化はLSIの電力低減に効果的であり,種々 の低電力回路が提案されてきた.当研究室でも新たなTSPC型DFFを提 案した[2].その際比較対象は*C*<sup>2</sup>MOSDFFとHSTSPCDFFという従来 のマスタースレーブ型のDFFとの比較評価を行った.近年,これまでの 主流であったマスタースレーブ型に加え,パルス型のDFFが数多く提案 されており,当研究室提案のDFFがいまだに優位性があるか否かの評価 が必要である.

一方, ASICの良品選別に標準的に用いられるスキャンテストのサポートに, スキャン機能付き DFF(スキャン FF)を構成する場合の優位性が示せていないだけでなく,低電力化の方法として広く利用されている電源 電圧と周波数を動的に変更する DVFS への適用性を示せていない.

そこで本研究では,ベースの C<sup>2</sup>MOS 型に加えて最近提案された低電 カ DFF との比較評価を回路構成の最適化をはかりながら DFF とスキャ ン FF の両方について行う.その際, DVFS の適用性もみるために,低電 圧側まで比較範囲を広げて行う.

# 2 DFFの概要および構成

DFF には様々な種類が存在する.まず,マスタースレーブ型とパルス 型に分ける.それぞれについて,回路構成の違いによりスタティック回路 とセミスタティック回路,ダイナミック回路が存在する.

#### 2.1 マスタースレーブ型

マスタースレーブ型とは, ラッチを2つ直列につなげたものである.前 段のラッチをマスター,後段のラッチをスレーブと呼ぶ.マスターは入 力されたデータを保持し後段のスレーブラッチへと伝播し,スレーブは マスターの出力を保持する.マスターラッチとスレーブラッチは,一方 がクロックが0の時に動作し,他方はクロックが1の時に動作する.マ スターとスレーブの動作するタイミングが異なることで立上がり時また は立下り時にスレーブ側への書き込みが行われる.エッジトリガで駆動 するためレーシング耐性がある.ただし,2つのラッチにより駆動するた め,速度性能が劣る傾向がある.

#### 2.2 パルス型

パルス型は,微小なクロックパルスの間のみ入力を受け付けて駆動す る.クロックの立上がり,立下りのそれぞれのエッジでクロックパルスを 生成すれば (Double Edge Triggerd:DET), クロック周波数が半分で済 み,クロックネットワークでの消費電力の半減が可能になる.さらに動 作が高速で,遅延も小さくできる.しかし,レーシング耐性は低く,ク ロックスキュー制約が厳しくなるため,ホールドタイムが確保されない 部分にはそれを補償するための遅延回路を余分に挿入しなければならな くなる.その部分にのみ,マスタースレーブ型を用いても良いが,その 分設計が複雑化する.なお,DET型は,パルス生成部までのクロック給 電配線上のクロックの周波数が半分になるため,その部分で消費される 消費電力 (ASIC では web ページ [1] から全電力の 10%程度と推定される) が半分になる利点を有する.しかし,サイクルタイムのデューティ比が 静的,動的に変動する可能性があり,その分,等価的にサイクルタイム が伸びることとなり, 遅延の小ささが打ち消される. 従って, 消費電力 より速度を優先する場合には適用困難である.

3

#### **2.3** 回路構成による分類

本節では,回路構成による分類について述べる.保持機能によって3種 類に分類することができる.保持機能をマスター,スレープの両方にも つものをスタティック回路,一方のみにもつセミスタティック回路,全く もたないダイナミック回路が存在する.ダイナミック回路は速度や消費電 力に優れるが,定常的な保持機能を持たないためクロックを停止させた 場合などにデータが消失する問題がある.スタティック回路は定常的な保 持機能を持つが,遅延や消費電力がダイナミック回路よりも生じる.セミ スタティック回路は両者の中間的な性能ながらも値の保持が可能である. また,クロックの使用方法によってもクロックの反転と非反転を利用す る一般的な方式と,TSPC 回路のようにクロックの反転,非反転のいず れか一方のみを利用する方式に分類できる.TSPC 回路は,クロックで 駆動されるノード数が少なくできるため,クロック系の消費電力を削減 することができる.

4

# 3 シミュレーション内容について

#### 3.1 比較対象の DFF について

本研究で対象とする DFF は C<sup>2</sup>MOSDFF, DSSTSPCDFF, LPMSDFF, DETSFF の4種類である.

図 3.1 に C<sup>2</sup>MOSDFF の回路図を示す.C<sup>2</sup>MOSDFF は TGFF とも呼 ばれ,消費電力の低さとレーシング耐性の高さを両立していることから, 現在まで最も広く利用されてきたマスタースレーブ型の DFF である.比 較対象としては他の DFF の構成に合わせ,セミスタティック型の構成を 採った.

DSSTSPCDFF[2] は当研究室で提案した DFF で,図 3.2 に回路図を示 す.セミスタティック型の TSPC マスターラッチ 2 個回路で,差動入力の スタティックスレーブラッチをプッシュプル駆動することで書き込み速度 の高速化を図る TSPCDFF である.

図 3.3 に LPMSDFF[3] の回路図を示す. LPMS はセミスタティック型 のマスタースレーブ型 DFF で,クロックの立下り時に駆動するネガティ ブエッジトリガである.フィードバックに PMOS が組み込まれており, CLK が1の間のみフィードバックが作動する.そうすることで CLK が0 の間の電力を削減する. 図 3.4 に DETSFF[4] の回路図を示す.DETS はセミスタティック型で, 今回唯一のパルス型である.クロックの立ち上がり時と立下り時に駆動 するデュアルエッジトリガであることで実質2倍の動作速度となる.マス ター側のインバータの前後にCLKとCLKNでスイッチングされるNMOS を配置し,マスター側のインバータの寄生容量を一時的なストレージと して利用することでパルスFFとして動作する.

LPMSとDETSは共にフィードバックを駆動能力の小さいPMOSトラ ンジスタのみで行うようにして書き込み時の遅延を低減すると共に貫通 電流による電力消費を抑えている.しかし,フィードバックのローレベ ルがPMOSトランジスタの閾値電圧分上昇しうるため,サブスレッシュ ホールドリーク電流が大幅に増加する欠点がある.



図 3.1: C<sup>2</sup>MOSDFF の回路図



図 3.2: DSSTSPCDFF の回路図



図 3.3: LPMSDFF の回路図



図 3.4: DETSDFF の回路図

# 3.2 比較対象 DFF の改良と構成トランジスタのサイズ最 適化

トランジスタのチャネルの長さと最小幅は Rohm のデザインルールに 従い, それぞれ180nmと440nmとした. チャネル幅は個々のトランジス タで,最低駆動電圧と消費電力が最小となる値にした.一般に,PMOS はNMOSの約2倍の抵抗値を持つため, PMOSのチャネル幅はNMOSの 2倍に設定することで遅延を低減でき,結果として電力遅延積の削減につ ながる.しかし,単純に全ての PMOS のサイズを大きくしたところ,そ れによって得られる遅延低減効果以上にチャネル幅の拡大による消費電力 が増加してしまう結果となった.そこで,大きくするのを一部の PMOS に限定すると共に,その大きくするサイズも調整することとした.具体的 には,  $C^2$ MOS と DETS では PMOS と NMOS のサイズを共に 440nm と した.DSSTSPCでは,図3.2の $W_p = 586nm$ と書かれているインバータ の PMOS のみを 586nm にする以外は, PMOS, NMOS 共に 440nm のま まとした. LPMS では,図 3.3 の  $W_p = 480nm$  と書かれているインバー **夕の** PMOS のみ 480nm にした.

#### 3.3 スキャンFFの概要

スキャン FF とは,通常の DFF の動作に加え,スキャン信号によって DFF のデータの書き込みと読み出しを可能にしたスキャンテスト機能付 き DFF である.スキャンテストとは,組み合わせ回路の入力と出力をス キャン FF に書き込み,外部の I/O 端子からスキャン FF の制御と観測を 行うことで設計の正しさを確認するものである.スキャン FF には,マル チプレクサを利用した Muxed-D 型と,スキャン用のラッチを DFF に組 み込む Clocked-scan 型の2種類が存在する.図3.5 に Muxed-D 型を適用 した *C*<sup>2</sup>MOS のスキャン FF を示す.DFF の前にマルチプレクサを接続 し,Scan 信号によってスキャンの入力 *S<sub>in</sub>* とデータの入力 *D<sub>in</sub>* を使い分 ける.設計が容易であるものの,スキャンをしない場合でも入力がマル チプレクサを経由するため,性能が下がる欠点がある.

図 3.6 に Clocked-scan 型を適用した C<sup>2</sup>MOS のスキャン FF を示す.こ れはスキャン用のクロック SCK0 と SCK1 で制御されるスキャン用ラッチ を DFF に付加した形になっている.Muxed-D 型と比較して,スキャンを しない場合は通常の DFF と同じパスを利用するため性能が下がり難い. 一方で,スキャンクロックをクロックとは別で配る必要があり設計が複 雑になる.





図 3.5:  $C^2$ MOSDFF  $\boldsymbol{o}$  Muxed-D 型スキャン FF



図 3.6:  $C^2$ MOSDFF  $\boldsymbol{\sigma}$  clocked-scan 型スキャン FF

## 3.4 DVSの適用性について

DVS(Dynamic Voltage Scaling) 技術は,性能が必要とされない期間に LSIを低電圧動作させることによって,その期間の消費電力を削減する手 法である[5].電圧を下げても,ある程度の速度は必要であり,かつ低消 費電力である必要がある.そこで本研究では速度と低電力の両立を示す 電力と遅延の積(電力遅延積 PDP)で適用性を判断した.ここで,PDP は 値が小さいほど高速で低電力であることを示す.

### 3.5 シミュレーション評価

DFF の性能比較を, C<sup>2</sup>MOS, DSSTSPC, LPMS, DETS の4種類に ついて行った.それぞれ,回路図をSPICEのネットリストで記述し,Synopsys HSPICEを用いて回路シミュレーションをした.また,それぞれ のDFF を元にスキャン FF を設計し,DFF と同様に計測した.計測は, DFF およびスキャン FF に加えて,クロック波形形成用のインバータを 含めた回路全体で行った.

3.5.1 DFF の評価

電圧や出力の遷移率(トグル率)に応じて消費電力が変化するため,DFF の低電力性能の優劣はティピカル条件におけるトグル率100%での消費電 力だけでは判断できない.

また,トグル率の違いにより消費電力の小さいDFF が入れ替わるなら ば,トグル率に応じて消費電力最小のDFF を用いることにより,LSI 全 体の消費電力低減が見込める.これらより,比較はティピカル条件だけ でなく様々な電圧やトグル率で行う必要のあることが分かる.

そこではじめに動作速度を評価するため電源電圧 1.8V から 1.0V まで 0.2V 刻みの電圧に対してトグル周波数を計測した.DVS 技術の適用性を 判断するために,1.8V の電圧でクロック周波数 2GHz の条件と,1.4V の 電圧でクロック周波数 1GHz の条件でのトグル時の消費電力を計測した. ただし,DETS についてはデュアルエッジトリガで実質動作速度が 2 倍 であり,トグル回数を他のDFF と同じにするために他のDFF の半分の クロック周波数で計測した.

また,1.8Vと1.4Vの電圧での消費電力とトグル周波数の結果から,実 効PDPを算出した.消費電力は,トグル時の消費電力とトグルさせない 場合のクロック系の消費電力を別々に計測し,それからトグル率とDFF 全体の消費電力の関係を求めた.

#### 3.5.2 スキャン FF の評価

比較対象の4種類のDFF それぞれについて Clocked-scan 型のスキャン FF を設計し,電源電圧 1.8V と 1.1V の実効 PDP と,1.8V クロック周波 数 2GHz,1.1V クロック周波数 1GHz のそれぞれの条件での消費電力を 計測した.ただし,スキャン用のラッチの接続による駆動能力低下が見ら れたため,すべてのトランジスタのチャネル幅を 3.2 で示した大きさの 2 倍に広げている.図 3.7 に DSSTSPC のスキャン FF,図 3.8 に LPMS の スキャン FF の回路図を示す.*C*<sup>2</sup>MOS に関しては,スキャン用のラッチ との相性が悪く,最低駆動電圧が 1.92V と高くなってしまったため,図 3.9 に示すように一般によく利用される IBM のスキャン機能付きラッチ を使用した.DETS の最低駆動電圧が 1.66V と高かったため,DVS の適 用性が低いと判断し,1.1V での計測は,DETS を除いた 3 種類に対して 行った.

# 4 シミュレーション結果

#### 4.1 DFF の消費電力評価結果

図4.10 に電圧ごとの各 DFF のトグル周波数を示す.DETS については, 電源電圧 1.4V 未満では動作しなかった.すべての電圧に対して,LPMS



図 3.7: DSSTSPC の clocked-scan 型スキャン FF



図 3.8: LPMS の clocked-scan 型スキャン FF



図 3.9: IBM のラッチを使用した  $C^2$ MOSDFF のスキャン FF

が最もトグル周波数が高い.この結果から,クリティカルパスのような 速度を重視するところでは高速なLPMSを使用するとよいと考えられる.

図 4.11 に 1.8V における DFF の実効 PDP を示す.電圧や DFF とス キャン FF の種類に変化があっても全てについて実効 PDP は同様の傾向 が見られたため,他の条件の計測結果は割愛している.DETS はトグル 率 5%以上で4種類の中で最も実効 PDP が高い.トグル率 40%未満では DSSTSPC,トグル率 40%以上では LPMS の実効 PDP が最も低いことが 分かった.一般に入力データの遷移率は 12.5%と低い [6] ため,DSSTSPC が最も DVS への適用性が高いと考えられる.

図 4.12 に 1.8V における消費電力,図 4.13 に 1.4V における消費電力を 示す.1.8V の全てのトグル率において,DSSTSPC は最も消費電力が低 い.1.4V においてはトグル率 70%以下で DETS の消費電力は最も低い が,実効 PDP が著しく大きいため DETS は DVS の適用性が低いと考え られる.

## 4.2 スキャン FF の消費電力評価結果

図 4.14 に 1.8V におけるスキャン FF の消費電力を示す. DETS は全て のトグル率で最も消費電力が大きく,トグル率 100%の時,他の DFF の



図 4.10: 各 DFF のトグル周波数



図 4.11: 1.8V における DFF の実効 PDP



図 4.12: 1.8V における DFF の消費電力



図 4.13: 1.4V における DFF の消費電力



図 4.14: 1.8V におけるスキャン FF の消費電力



図 4.15: 1.1V におけるスキャン FF の消費電力

約3.7倍の値であり、グラフの見やすさのため省略した.トグル率90%未 満ではDSSTSPC が最も消費電力が低い.

図4.15 に 1.1V におけるスキャン FF の消費電力を示す . トグル率45%未 満では DSSTSPC, トグル率45%以上では LPMS の最も消費電力が低い. 電源電圧 1.1V, クロック周波数 1GHz でトグル率が 12.5%の時, *C*<sup>2</sup>MOS を TSPC に置き換えると約 29%の電力削減が可能である.またトグル率 が 100%の時, *C*<sup>2</sup>MOS を DSSTSPC に置き換えてもほとんど電力が削減 できないが, *C*<sup>2</sup>MOS を LPMS に置き換えると約 21%の電力削減が可能 である.

# 5 おわりに

DFF とスキャン FF の計測より,トグル率 40%未満の大半の DFF の動 作条件では DVS を適用したとしても DSSTSPC が最も低消費電力である ことを明らかにできた.

トグル率が高い場合は LPMS,トグル率が低い場合は DSSTSPC が消 費電力が低いということが分かった.この結果から,クリティカルパスで 高速動作が必要不可欠な箇所には LPMS,それ以外には DSSTSPC を搭 載することでより低消費電力と高速動作が両立できると考えられる.今 後は, LPMS のような高速 DFF と混載をする場合に使い分けの比率がどの程度で,低消費電力化の効果がどれだけ得られるかを明らかにしていく必要がある.

# 参考文献

- [1] 牧井 徹, "クールダウン! EDI System を用いた最新 Low Power 技術 でチップを低消費電力化!",日本ケイデンス・デザイン・システム ズ, https://www.cadence.co.jp/soconline/vol7/tec1/all.html, 2012.
- [2] T. Nakabayashi, et al., "Low power semi-static TSPC D-FFs using split-output latch," IEEE Proc. ISOCC., pp.17–18, Nov. 2011.
- [3] I. A. Khan, et al., "Design and Analysis of Low Power Master Slave Flip-Flops," Vol.43, No.1, pp.41–49, 2013.
- [4] G. Singh, et al., "High Performance Low Power Dual Edge Triggered Static D Flip-Flop,"
- [5] Pouwelse, J., et al., "Dynamic voltage scaling on a low-power," microprocessor, ACM Int. Conf. on Mobile Computing and Networking, 2001.

[6] XPower Estimator User Guide, XILINX 社, UG440 (v13.1), pp.11, March 2011.

# A ネットリストについて

## A.1 CLK のような波形の表現

V[信号線名1][信号線名1][信号線名2]PULSE([電圧Aの値][電圧 Bの値][開始時間]1ps 1ps [電圧Aが持続する時間][周期])

と書けばよい.

例えば、ネットリスト中でCKという名前で、最低電圧が0V、最高電
 圧が1.8V、開始時刻が3ns、周波数が2GHzのクロックを作るとする、
 周波数から周期を計算する。

周期 =  $\frac{1}{2GHz}$  = 0.5ns

周期の半分が一方の電圧が占める時間なので,

電圧 A が持続する時間 =  $\frac{周期}{2}$  = 0.25ns

よって

VCK CK VSS PULSE (Ov 1.8v 3ns 1ps 1ps 0.25ns 0.5ns)

と記述すればよい. (VSS はネットリスト中に.global VDD VSS で定義し

たとする)

A.2 CLK について

ネットリストで

VCK CK VSS PULSE (Ov 1.8v 2ns 1ps 1ps 0.25ns 0.5ns)

と記述すれば遅延がなく綺麗な CLK の波形が得られるが,実機では綺麗 な波形の CLK は供給されない.そこで,今回は各回路図に示したように, CLK とその反転は一度以上インバータを経由して各トランジスタへ供給 される形をとった.そうすることで,遅延が加わったり,波形の角が丸く なるなどの実際の CLK の波形に近づけることができる.

A.3 spiceの電流計測

ネットリストに

.meas tran i\_vdd avg i(vdd)

の一行を追加することで, HSPICE でシミュレーションをすると回路全体の電流が mt0 ファイルに出力される.

本研究での消費電力は,ネットリストで定義した電源電圧に,mt0ファイルに出力された電流をかけることで算出している.

#### A.4 寄生容量など

寄生容量を含めてシミュレーションする場合は,トランジスタのチャネ ル長Lやチャネル幅Wに加えて, PS(ソース周囲長), PD(ドレイン周囲 長), AS(ソースの拡散面積), AD(ドレインの拡散面積)を定義する必要がある.Lはチャネル長, Wはチャネル幅で, aはソースまたはドレインの長さ, bはソースまたはドレインの幅とする.

今回, a の値はデザインルールに従って 480nm とした.また,今回は ソースとドレインの大きさは同じである.従って PS, PD, AS, AD は 以下の式で算出できる.

- a = 480
- b = W
- PD = PS
- AD = AS
- PD = 2 \* (a + b) = 2 \* (480 + W)
- AD = a \* b = 480W

算出した PS, PD, AS, AD は以下のようにネットリストで記述すれば よい.

M01 OUT IN VSS VSS NMOS L=180e-9 W=440e-9 AD=211e-15 AS=211e-15 PD=184e-8 PS=184e-8

# B HSPICEの使い方

#### B.1 前提など

- ネットリスト (拡張子が.cirのもの)を作る.(仮に netlist.cir とする)
- EDA/CAD は moule0-2 か, hp2-6, scylla0-3 上で動かす.

# B.2 使い方

#### 端末上で

- 1. ssh -X moule0 (サーバーに入る)
- hspice netlist.cir (ネットリストをシミュレーションし, さまざまな ファイルを出力)
- 3. simvision netlist.tr0 (ネットリストの波形図を見ることができる.波 形図を見ない場合は省略可)

を上から順に入力して実行する.

moule0, netlist は適宜変更する.

# C 回路図エディタについて

今回は使用しなかったが,回路図エディタを使用して回路図を描くと, その回路図のネットリストを出力させることができる.

## C.1 エディタの起動

CAD 用のサーバ (moule, scylla など) に入った後,回路図のデータの 入ったディレクトリを作成したいディレクトリまで移動する.そして端 末上で

icfb&

と入力すると,回路図エディタが起動する.回路図エディタを起動する と,ウィンドウが2つ出てくる.以下では図3.16に示す icfb - Log (略) と書いてある方のウィンドウ (What's New でない方)を操作していく.

× icfb	- Log: /home/yadori/CDS.log (scy	lla4.arch.info.mie-u.ac.jp)	
File Tools Options			Help 1
Loading acv.cxt Loading auCore.cxt Loading schView.cxt Loading selectSv.cxt Loading seismic.cxt			
Ι			
mouse L:	M :	R :	
>			

#### 図 3.16: icfb のウィンドウ

C.2 ファイルの新規作成

ファイルの新規作成をする手順を示す.

- 1. 回路図のデータを格納するディレクトリを icfb 上で作成
- 2. 回路図データを作成

3. 回路図を描画

4. ネットリストの出力

今回の例ではインバータを回路図で描画してから,ネットリストへ出 力する.

C.3 1. ディレクトリの作成

図 3.16 のウィンドウ上で

1. ツールバーの"File" をクリック

2. でてくるメニューの"New"をクリック

3. その中の"Library" をクリック

この手順を終えると,図3.17 に示す New Library のウィンドウが表示 される.

Name には作成する回路図のデータを格納するディレクトリの名前を入 力する.(回路図のデータの名前ではないので注意)図3.17ではDataDirectoryという名前にしている.名前を入力したら,左上の"OK"をクリッ クする.その後,新しいウィンドウ(Load Technology File)が出るが消す.



図 3.17: New Library のウィンドウ

# C.4 2. 回路図データの作成

図 3.16 のウィンドウに戻り,

- 1. ツールバーの"File" をクリック
- 2. でてくるメニューの"New"をクリック

すると,図3.18に示すウィンドウが開く.

Library Name は先ほど作成したディレクトリを選択し, Cell Name は 自由につける.図3.18ではINVという名前にしている.左上の"OK"を クリックすると.図3.19に示す回路図エディタのウィンドウが出る.



図 3.18: Create New Fileのウィンドウ

# C.5 3.回路図の描画

図 3.19 のウィンドウ上で回路図を描画していく.

#### C.5.1 PMOSとNMOSの描画

- 1. ツールバーの" Add" をクリック
- 2. "Instance" をクリック
- すると,図3.20に示すウィンドウが開く.

Browse ボタンを押すと図 3.21 に示すウィンドウが開く.ここで,

Library **[**t analoglib

Cell は pmos4 または nmos4

View lt symbol

×		Virtu	oso®	Sche	matic	Editing	g: DataD	lirectory	/ INV	sche	matic	(scyl	la4.a	rch.	info	.mie	u.a	:.jp)	_			×
Cmo	t:	Se	1: 0												3							3
Tools	Design	Window	Edit	Add	Check	Sheet	Options	Migrate													Hel	p
R																						
da																						
<b>S</b>																						
€ <sup>2</sup>																						
<u>^</u> 2																						
Ľ																						
100																						
1>>																						
D,°																						
<i>3</i>																						
ă i																						
1																						
4																						
L,																						
P.																						
-																						
•D																						
$\cap$	nouse L	1					М	1						F	t:							
<u>_</u>	>																					

図 3.19: 回路図エディタのウィンドウ

を選択する. Cell では, pmos4 と nmos4 以外に pmos と nmos があるが, どちらも4のつく方を選択する.

Cell を選択すると図 3.22 に示すウィンドウが開く.このウィンドウで はPMOS やNMOS のチャネル長やチャネル幅, 各モデルの名前を決定す る.

Model name *t* PMOS *stt* NMOS

Width はチャネル幅

Length はチャネル長

を入力する.図 3.22 では,チャネル幅を 1.0u,チャネル長を 0.18u と入

💌 Add	Instance	e (scylla4	4.arch.in	fo.mie-u (	_0×
Hide	Cancel	Defaults			Help
Library	I				Browse
Cell	Ĭ.				
View	symbol				
Names	Ĭ.				
Array	l	Rows	Y.	Columns	1
	Rotate	Sic	leways	Upside	Down

図 3.20: Add Instance のウィンドウ

カした.(自動でそれぞれ1.0u Mと180.00n Mに変換される) それに加えて Names に P1 と入力している.以上を入力した後は, Hide ボタンを押すか, ウィンドウを横に追いやればよい.

図 3.19 のウィンドウに戻ると,マウスカーソルに合わせて黄色のトラ ンジスタがついてくる.クリックすると先ほど入力した情報の PMOS や NMOS が描画される.

同様にして,Add-¿Instanceを選択すると,再度図 3.22 のウィンドウが 開く.連続して PMOS や NMOS を設置したい場合は,また Model name などを入力し直せばよい.PMOS を設置した後 NMOS を設置するなど, 別の種類を設置したい場合は Browse ボタンを押して,Library や Cell や Viewを選択し直せばよい.

💌 Library Bi	rowser - Add	i Ins 💶 🖂 🏹
🔲 Show Catego	pries	Ş
Library —	Cell	View
janalogLib	j̃pmos4	Isymbol
DataDirector US_8ths ahdlLib analogLib basic cdsDefTechLiJ functional rfExamples rfLib	pccvs pdc pdiode pexp phyres pinductor pjfet pmind pmos pmos4	ams auCdl auLvs cdsSpice hspiceD hspiceS spectre spectreS symbol
Close	Filters	Help

図 3.21: Library Browser のウィンドウ

図 3.22 と図 3.23 で設定した PMOS と NMOS をエディタ上に設置した 様子を図 3.24 に示す.

C.5.2 VddとVssの描画

- 1. ツールバーの"Add" をクリック
- 2. "Instance" をクリック

3. 出てきたウィンドウで"Browse" をクリック

この手順を終えるとウィンドウ 3.25 が開く.

Library **[J** basic

Cell は vdd または vss

View **l** symbol

を選択することで, Vdd または Vss を設置することができる.

Vdd と Vss をエディタ上に設置した状態を図 3.26 に示す.

C.5.3 入力と出力の描画

- 1. ツールバーの"Add" をクリック
- 2. "Pin..." をクリック

すると図 3.27 や図 3.28 に示すウィンドウが開く.

Pin Names には入力や出力の名前を入力する.

Direction は入力なら input, 出力なら output を選択する.

入力と選択が終わったあとは Hide ボタンを押すかウィンドウを横に追い やればよい.回路図エディタ上でクリックすれば,設定した内容の入力 ピンまたは出力ピンが描画できる.

IN とOUT をエディタ上に設置した状態を図 3.29 に示す.

#### C.5.4 ワイヤの描画

1. ツールバーの"Add" をクリック

2. "Wire(narrow)" をクリック

すると, ワイヤ描画モードになり, トランジスタなどの赤い四角を結線 することができる.

赤い四角の上でクリックすると,別の赤い四角の上でクリックをする まではワイヤが描画される.赤い四角の上でクリックした後,赤い四角 の上以外でクリックすると,その点から方向転換ができる.

赤い四角の上以外でクリックした場合は,ダブルクリックをすること でワイヤの描画を終了することができる.

結線した状態を図 3.30 に示す.この例ではこれでインバータの回路図 が完成した.

C.5.5 描画したものを消したいとき

- 1. ツールバーの"Edit" をクリック
- 2. "Delete" をクリック

するとデリートモードになる.消したいものの上にカーソルを重ねると, 黄色の点線で囲まれるので,クリックすると黄色の点線で囲まれたもの が消される.

C.6 4. ネットリストの出力

回路図が完成したら,エディタのウィンドウ 3.30 で

- 1. ツールバーの"Tools" をクリック
- 2. "Analog Environment" をクリック

すると, Analog Design Environment ウィンドウ 3.31 が開く.

そのウィンドウで

- 1. ツールバーの"Setup" をクリック
- 2. "Design" をクリック

すると,新しいウィンドウ3.32が開くので,Library Name を最初に作成 したディレクトリ名,Cell Name を今回作った回路図のデータ名にする. その後 OK ボタンを押す.図3.32 では,Library Name は DataDirectory, Cell Name は INV になっている.

次に

- 1. ツールバーの"Setup" をクリック
- 2. "Simulator/...(作成したディレクトリ名)" をクリック

するとウィンドウ 3.33 が開く.Simulator の部分を hspiceS に選択したら, OK ボタンを押す.解析をするのでやや時間がかかる.

#### 最後に

- 1. ツールバーの"Simlation" をクリック
- 2. "Netlist" をクリック
- 3. "Create Raw" をクリック

すると,ネットリストが2種類出力される.そのうちの一方3.34が描画 した回路図のネットリストである.この内容をサブサーキットとして利 用することでネットリストとして使えるようになる.

- D 評価結果の算出について
- D.1 トグルとは

まず,頻繁に出てくる"トグル"という単語について説明する.図4.35 にトグルしている DFF を示す.DFF の出力を反転させたものを入力と して利用することで, DFF の出力が切り替わるごとに毎回値が反転する. このことをトグルと呼ぶ.

D.2 消費電力

消費電力は消費電力を P,電圧を V,電流を Iとすると

P = VI

の式で表される.今回はネットリストで定義した電源電圧と,mt0ファイルに出力された電流を使って算出をした.

D.3 トグル率に対する消費電力

1. 毎回入力が変化する場合(トグル時の消費電力)

2. 入力を一切与えない場合 (CLK 系での消費電力)

の2種類について消費電力の計測と算出をする.

トグル率に対する消費電力は,

(トグル時の消費電力)\*(トグル率)+(CLK 系での消費電力)\*(1-(トグル率))

で算出することができる.

#### D.4 最低駆動電圧

最低駆動電圧は,トグルさせた DFF の電圧を徐々に下げていき,毎回 値が反転する最低限の電圧のことである.ネットリストで定義した電圧の 値を変化させることで電圧の上げ下げが可能.クロック周波数ごとに最 低駆動電圧は変わってくるため,クロック周波数は固定する必要がある.

D.5 最高動作周波数

最高動作周波数は、トグルさせた DFF のクロック周波数を徐々に上げていき、毎回値が反転する上限のクロック周波数のことである.

VCK CK VSS PULSE (Ov 1.8v 2ns 1ps 1ps 0.25ns 0.5ns)

ネットリストで定義したクロックの周期 (上の例の 0.25ns と 0.5ns) を変 更することで,クロック周波数の上げ下げが可能.

最高動作周波数は,電源電圧ごとで変化するため,電源電圧を固定す る必要がある.

D.6 PDP

PDP とは,電力遅延積のこと.消費電力をP,遅延をTとすると, PDP = P \* T で表される.

今回は,遅延によって最高動作周波数は決定するため,

 $PDP = \frac{P}{(最高動作周波数)}$ 

で算出した.

# E 回路の性能向上の工夫

PMOSはNMOSに比べて約2倍の抵抗値を持つ.そこで,PMOSまたはNMOSに工夫をすることで回路の速度向上,電力遅延積の改善を図ることができる.

E.1 PMOSのチャネル幅を大きくする

PMOSのチャネル幅を大きくすることで,NMOSよりも大きな抵抗値 を補償する.今回は,回路全てのPMOSを単純に大きくした時,チャネ ル幅の拡大による電力遅延積の改善よりも電力増加の影響が上回ってし まった.そこで一部のPMOS,特にインバータのPMOSに限定してチャ ネル幅を大きくすると効果があった.

# E.2 NMOSの抵抗成分を大きくする

NMOS とアースの間に, チャネル長が大きく, チャネル幅を小さくし た抵抗代わりの NMOS を接続することで, NMOS の抵抗成分を大きく し, PMOS との抵抗値に近づける.フィードバックの NMOS に限定して 抵抗代わりの NMOS を接続したところ,最低駆動電圧が低下し,消費電 力の低下が見られた.

💌 Add	Instance	(scyl	la4.arch.i	nfo.mie-u	_ 0 ×
Hide	Cancel	Defaul	ts	2	Help
Library	analogLi	Ŀbě			Browse
Cell	pmos4				
View	symbolį				
Names	Pl				
Array	F	Rows	1	Columns	l
	Rotate		Sideways	Upside	Down
			,-		
			<b>PY</b> Ođ		
Model na	me		PMUS		
Multiplier	·		1. 0, ž. M.		
Width			100 00~	Ně	
Length			Т		
Drain diff	rusion area	L 	ľ		
Source a	intusion an	ea	i. Y		
Drain un	iusion penp	mery			
Droin diff	fusion me	npnery	, <u>1</u> .		
Source d	iusion res :	square:	s µ. me		
Drain diff	fusion long	s squau th	<b>53</b>		
Source d	liffusion ler	ath	Ĭ		
Temn ris	e from am	bient	Ĭ		
Estimate	d operating	ı reaior			
Hot-elect	tron degrad	lation	-		
Source/d	rain select	or	Ĭ		
Additiona	l drain resi	stance	Ĭ.		
Additiona	d source re	sistan	ce I		
Dist. OD	& poly(one	e side)	Ĭ		
Dist. OD	& poly (oth	ner side	e) I		
Dist. bet	n neighbou	r finger	s I		

図 3.22: PMOS の設定をしている Add Instance のウィンドウ

💌 Add	Instance	e (scyll	a4.arch.	info.mie-u	<u>_0×</u>
Hide	Cancel	Default	ts	3	Help
Library	analogL	ibj			Browse
Cell	nmos4				
View	symbolį				]
Names	NIJ				
Array		Rows	1	Columns	1
	Rotate		Sideways	Upside	e Down
Model na	une		NMOŠ		
Multiplier	r		Ĭ.		
Width			500. On	. M <u>ě</u>	
Length			180.00	n M <u>í</u>	
Drain difi	fusion are	a	Ĭ.		
Source d	liffusion a	rea	Ĭ.		
Drain dif	fusion peri	iphery	Ĭ.		
Source d	liffusion po	eriphery	Ĭ.		
Drain dif	fusion res	squares	i <u>I</u>		
Source d	liffusion re	es squar	es I		
Drain dif	fusion lenç	jth			
Source d	liffusion le	ngth	Ĭ.		
Temp ris	e from am	bient		1	
Estimate	ed operatin	ig region			
Hot-elect	tron degra	dation			
Source/d	Irain selec	tor	Ĭ.		
Additiona	al drain res	istance			
Additiona	al source r	esistanc	e		
Dist. OD	& poly(or	e side)			
Dist. OD	& poly(ot	her side	)		
Dist. bet	n neighbou	ır finger	s .		

図 3.23: NMOS の設定をしている Add Instance のウィンドウ

×		Virtuo	so®	Sche	matic	Editing	): DataD	irectory	INV s	chem	atic (	scylla	4.ar	ch.in	fo.m	ie-u.	ac.jp	)	- (	
Cm	d: Instand	:e	Sel:	0		w														3
Tools	Design	Window	Edit	Add	Check	C Sheet	Options	Migrate												Help
<u>s</u> ¥≳																				
$\sim$																				
⊕²																				
-																				
Q <sup>2</sup>																				
. 80A																				
\ <b>C</b>																				
⊳⊳																				
₽\$																				
4											P1									
Ĭ											e PMC	os								
$\cap$										, IL	_l=18 _lw=1	80.00n 1.0u								
• • • • • • •																				
											Nid									• •
= =										i ir		)S								
4												80.00n 500 0n								
[""\											<b>•</b> "	500.011								
_																				
⊀"∟																				
_																				
abc																				
_																				
•D																				
	· ·																			
$\bigcirc$	mouse L	:					М	:						R:						
	Point at	location f	or the	e insta	ance.															

図 3.24: トランジスタ設置後の回路図エディタのウィンドウ



図 3.25: Add Instance のウィンドウ

		Virtuo	oso®	Sche	matic	Editing	: DataD	irectory	INV	scher	natic	(scyl	la4.a	rch.	info	.mie	-u.ac	:.jp)			
Cm	d: Instand	e:	Sel:	0																	3
Tools	Design	Window	Edit	Add	Check	Sheet	Options	Migrate													Help
																				ľ	
*																					
~~																					
€²																					
<u>2</u>																					
2																					
420											•										
$\mathbb{R}$											·										
~																					
3											ر اليەن										
										- <b>-</b>	⊢–∎ ⊧	MOS =180.00	ðп								
f 1											w	=1.Øu									
斯萨											. <mark>T</mark> N										
										. <b>-</b>		MOS =180.00	ðn								
*										I	"└─ <mark>`</mark> w	=500.0	'n								
- 635											. <mark> </mark>										
٦,																					
abc																					
~*																					
•D																					
$\cap$	mouse L	:					М	:						F	R:						
C1	Point at	location 1	for the	e insta	ance.																

図 3.26: 電源とアース設置後の回路図エディタのウィンドウ

×	Add Pin	(scylla4	.arch	.info.mie-u	.ac. <mark>x</mark> o)	
Hide	Cancel	Defaults				Help
Pin Name	s [	IŊ				
Direction		input	-	Bus Expans	ion 🔶 off	⇔on
Usage	S	chematic	_	Placement	🔶 sinį	gle 🔷 multiple
Attach Ne	et Expres:	sion: 🔶 t	No 🔷	Yes		
Property	Name					
Default N	let Name	Ĭ				
Fout Helq	jit	0 0685		Font Style	stick	: =
Rotat	e	Sideways	\$	Upside Dowr	Show	Sensitivity >>

図 3.27: 入力ピンの作成

×	Add Pin	(scylla4	.arch	.info.mie-u	ı.ac.jp	) — (				
Hide	Cancel	Defaults		2				Help		
Pin Name	is [	०ण्य								
Direction		output	-	Bus Expans	sion 🔌	off 🔷	on			
Usage	S	schematic = 🛛 Placement 🛛 🔶 single <						🔷 multiple		
Attach N	et Expres:	sion: 🔺 I	No 🔷	Yes						
Property	Name	<u>.</u>								
Default h	let Name	Ĭ								
Font Heij	prt	0 06251		Font Style		stick	-			
Rotat	e	Sideways	S	Upside Dow	n S	Show Se	ensitivit	y >>		

図 3.28: 出力ピンの作成



図 3.29: 入力と出力設置後の回路図エディタのウィンドウ



図 3.30: 結線後の回路図エディタのウィンドウ

×		Virtuo	oso®	Sche	matic	Editing	: DataD	irectory	INV s	scham	atic (s	cylla4	1.arch	n.info	.mie-	u.ac.	jp)			o XÌ
Cm	d: Wire	Se	I: O							W										3
Tools	Design	Window	Edit	Add	Check	Sheet	Options	Migrate												Help
								_										_		
																				• •
s là																				
- W																				
<b>⊕</b> <sup>2</sup>	· ·																			· ·
~																				• •
Q <sup>2</sup>																				
	• •																			
15.											<u> </u>									
Þ											<b>1</b> •									
14																				· ·
Ì									· · ·	i ir		s ·								
0											l=18	0.00n								
ă i											w=1.									
											1 .									
and the											NIL									
ų	• •										=18	s Ø.ØØn								• •
											<b>w=5</b>	Øð.Øn								
_ ヽ																				
in.											<b>.</b>									
٦.																				
abc																				
<u>~</u> *																				
•																				
	mouse L						м							R:						
G	Point at	starting p	point 1	for the	e router															

図 3.31: Analog Design Environment ウィンドウ

💌 Choos	ng Design Virtuoso® Analog 💷 🗊 🕽	3
OK Ca	el He	lp
Library Na	DataDirectory =	
Cell Name	INV	
View Name	schematic	
Open Mode	🔶 edit < read	

# 図 3.32: Choosing Design ウィンドウ

💌 Choosing Sir	nulator/Directory/Host Virtuoso® Analc 🔲 🗖	×
OK Cancel	Defaults	lelp
Simulator	hspiceS =	
Project Directory	~/simulatior]	
Host Mode	$\blacklozenge$ local $\diamondsuit$ remote $\diamondsuit$ distributed	
Host		
Remote Directory		

図 3.33: Choosing Simlator ウィンドウ



図 3.34: 描画した回路図のネットリスト



図 4.35: トグルしている DFF