修士論文

題目

ヘテロジニアスマルチコア対応の キャッシュシステム自動生成 ツールの研究

指導教員

近藤 利夫 教授

2015年

三重大学 大学院 工学研究科 博士前期課程 情報工学専攻 計算機アーキテクチャ研究室

岡本 昂樹(413M505)

内容梗概

近年、プロセッサアーキテクチャの分野において、シングルパイプラ インコアの並列度をより高めたスーパースカラコアを、1つのチップに複 数搭載したヘテロジニアスマルチコアの研究が注目されている。ヘテロ ジニアスマルチコアシステムは、アプリケーションプログラムの特徴に よって最適なスーパースカラコアを使用する事で高性能と省電力を両立 している。しかし、ヘテロジニアスマルチコアプロセッサの設計・検証 を行う過程で、最適な構成のスーパースカラコア、それに対応したキャッ シュシステムや共有バスシステムの組み合わせを手動で設計するには、膨 大な時間が必要となり困難である。そこで、当研究室では、様々な構成 のスーパースカラコアを自動生成するツール FabScalar、キャッシュシス テムを自動生成するツール FabCache、また共有バスシステムを自動生成 する FabBus を用いてヘテロジニアスマルチコアシステムを自動設計する FabHetero というプロジェクトを研究している。本研究では、キャッシュ システム自動生成ツール FabCache について記述する.

特徴の異なるスーパースカラコアに対応したキャッシュシステムを手動 で設計するには、キャッシュ容量、命令フェッチ幅、ラインサイズ、連想 度、アクセスレイテンシ、キャッシュ階層間でのライン転送幅など、考慮 すべきパラメータが多数ある事により困難である。そこで、FabCacheは 任意のパラメータを与えるだけで対応するキャッシュシステムを自動生成 する事ができる.

本論文ではFabCacheの詳細な内部設計及び,手動で最適化されたキャッ シュシステムとFabCacheで自動生成されたキャッシュシステムの面積, 遅延,電力の評価を行う.評価結果によると,自動生成によるオーバー ヘッドを含む,FabCacheによって生成されたキャッシュシステムの面積 は約3.5%,遅延は0.1ns,電力は0.1%以下程度の増加に抑えられた事 により,手動で設計されたキャッシュシステムと遜色のない回路が生成さ れている事が確認できた.

Abstract

Single-ISA heterogeneous multi-core architecture which consists of diverse superscalar cores is increasing importance in the processor architecture. Using a proper superscalar core for characteristic in a program contributes to reduce energy consumption and improve performance. However, designing a heterogeneous multi-core processor requires a large design and verification effort. Therefore, FabHetero has been proposed which generates diverse heterogeneous multi-core processors automatically using FabScalar, FabCache, and FabBus which generate various designs of superscalar core, cache system, and flexible shared bus system, respectively. This paper presents the detail of FabCache and shows that the caches generated by FabCache with arbitrary parameter values such as cache capacity, line size, associativity, access latency, and line transmission width between cache hierarchies work correctly. This paper also focuses on performance estimation and the physical design of the caches. According to the estimation results, FabCache generates cache systems which have almost the same area and power consumption as hand-tuned cache because the ratio of L1 instruction and data cache controller including extra circuits is only 3.5% and the increased power consumption by comparing with hand-tuned cache is less than 0.1% although having the overhead of automatic generation.

目 次

1	はじめに	1
2	背景 2.1 ヘテロジニアスマルチコアプロセッサ 2.2 キャッシュシステム	3 3 4
3	FabHetero の概要	7
	3.1 スーパースカラコアの自動生成	9
	3.2 バスの自動生成	9
	3.3 キャッシュの自動生成	10
4	先行研究	12
	4.1 FPGAのキャッシュ自動生成ツール	12
	4.2 LEONのキャッシュ自動生成ツール	13
5	キャッシュ自動生成ツールの提案	14
	5.1 FabCacheの概要	14
	5.2 生成可能なキャッシュシステム一覧	15
	5.3 インターフェースデザインの仕様	16
6	実装	18
	6.1 スーパーセット戦略	18
	6.2 L1 命令キャツシュの概要	20
	6.3 L1 データキャッシュの概要	21
	6.4 L2 キャッシュの概要	23
	6.5 高性能プロセッサ向けの改良	25
	6.5.1 インターリーブドキャッシュの詳細設計	25
	6.5.2 ノンブロッキングキャッシュ実装方法	28
	6.6 FabCacheの移植性	31
7	評価	32
	7.1 性能評価	32
	7.2 電力評価	34
	7.3 面積評価	36
8	結論	38

謝辞	39
参考文献	40
A プログラムリスト	46
B 評価用データ	46

図目次

2.1	Homogeneous and Heterogeneous multi-core	3
2.2	Example of Cache System	5
3.3	FabHetero 7	7
6.4	Implementation of interleaved L1 instruction cache 20)
6.5	L1 Data Cache	L
6.6	L2 cache design $\ldots \ldots 23$	3
6.7	Fetch image of superscalar	5
6.8	Interleaved memory	5
6.9	Interleaved memory	3
6.10	Interleaved memory	7
6.11	Miss status holding register)
7.12	Cache hit rate	3
7.13	L1Icache Power Consumption	ł
7.14	L1Dcache Power Consumption	ł
7.15	Chip image of L1 instruction cache	3
7.16	Chip image of L1 data cache	7

表目次

5.1	Available designs in FabCache	16
7.2	EDA environment.	32
7.3	Delay	34

1 はじめに

近年,特徴の異なるプログラムやプログラム中のフェーズを効率的に 実行するために、構成の異なるプロセッサコアを複数個用いるヘテロジ ニアスマルチコアプロセッサが注目を集めている [1, 2, 3, 4]. 構成の異 なるプロセッサコアをプログラムの特徴に合わせて使い分ける事は、計 算性能の向上や消費電力の低減に大きく貢献する.しかしながら、設計・ 検証にかかる時間がヘテロジニアスマルチコアプロセッサを研究・開発 する上で大きな障害となっている.この問題を解決するために、様々な 構成のスーパースカラコアの RTL(Register Transfer Level) コードを自動 生成するツールセットとして FabScalar [5, 6, 7, 8, 9, 10, 11] が提案され ている. FabScalar は,任意のパラメーターを与えるだけでフェッチ幅や イシュー幅、パイプライン段数等の構成が異なるスーパースカラコアを 自動生成するツールであり、ヘテロジニアスマルチコアプロセッサの設 計・検証にかかる時間を大幅に短縮できる.しかし, FabScalar が自動生 成するのはプロセッサコア部分のみであり、それに付随する最適な構成 のキャッシュシステムや共有バスシステムを自動生成する仕組が実装され ていない、特にキャッシュシステムに関して、キャッシュ容量、ラインサ イズ、連想度、階層やコヒーレンシプロトコルをはじめ、命令フェッチ幅 やメインメモリ間のデータ転送幅等考慮すべき要素が多数あり、これら の組み合わせから最適な構成を手動で設計するには膨大な時間がかかっ てしまう。この問題を解決するため、著者らの研究グループはヘテロジ ニアスマルチコアプロセッサを自動生成する FabHetero [12] を提案して いる。FabHetero は3つのツールから構成されており、スーパースカラコ ア生成に FabScalar、キャッシュシステム生成に FabCache [13]、共有バス システム生成に FabBus [14, 15] を用いてヘテロジニアスマルチコアプロ セッサ全体を自動で設計することができる。

以降,本論文は次のように構成する.まず,次章でヘテロジニアスマ ルチコア・キャッシュシステムについて,第3章では著者ら研究グループ が開発を行う FabHetero プロジェクトについて説明する.第4章でキャッ シュシステム自動生成ツールに関する先行研究について議論する.第5章 で提案手法である FabCache について説明し,第6章でその実装方法の詳 細を示す.最後に,第7章で今回提案・実装した FabCache について性能・ 面積・消費電力について評価する.

2 背景

2.1 ヘテロジニアスマルチコアプロセッサ





 \boxtimes 2.1: Homogeneous and Heterogeneous multi-core

現在,同じアーキテクチャの CPU コアを1チップに複数塔載するホモ ジニアスマルチコア (図2.1. 左) が広く使われている.ホモジニアスマル チコアでは,特性の違う様々なアプリケーションに対しアーキテクチャ が同じコアで処理するためハードウェアリソースの過不足が生じてしま い,性能と電力効率を低下させる一因となっている.そこで性質の異な る複数のコアを組合せ,アプリケーション毎に適切なコアを割当てる事 で高性能と省電力の両立を目指すへテロジニアスマルチコア (図2.1. 右) の研究が注目されている. ヘテロジニアスマルチコアは構成の異なる,複数のコアを組合せる事 により高性能と省電力を両立している.しかし,各コアのフェッチ幅やパ イプライン段数等の構成や,それに付随する最適な容量,ラインサイズ やインターフェース,さらにはキャッシュコヒーレンンシのプロトコル, そしてキャッシュとコア,メインメモリを接続する共有バスシステムなど, 考慮すべき組合せが膨大となってしまい,設計・検証に要する時間がへ テロジニアスマルチコアプロセッサを研究する上で大きな障害となって いる.

2.2 キャッシュシステム

キャッシュシステムとは、プロセッサに併設されるメモリユニットのこ とであり、今日におけるプロセッサの約50%程度の面積と消費エネルギー を占めている.そのため、高性能かつ省電力アーキテクチャプロセッサ の分野において、多数の研究者が注目している.

図 2.2 は L1, L2 キャッシュを持つキャッシュシステムの例を示してい る. キャッシュメモリはプロセッサとアクセス速度の遅いメインメモリと のデータ送受信を中継する小容量高速メモリである.現在,広く普及し ている市販の高性能プロセッサキャッシュメモリは2,3階層に分かれて



 \boxtimes 2.2: Example of Cache System.

おり,上階層のキャッシュメモリ程アクセス速度が高速かつ小容量となっ ており,大容量メモリへのアクセスレイテンシを隠蔽できる構成となっ ている.一方,シングルパイプラインプロセッサ等,組み込みシステム の分野においてよく用いられるプロセッサについては,キャッシュメモリ を必要としない.

近年,第2.1節にて述べたように,高性能かつ省電力プロセッサ実現の ため,このような種類の異なるプロセッサを1つのチップに混在させた プロセッサが研究されている.しかし,前述したように,異種の各プロ セッサが必要とする最適なキャッシュメモリが異なるため,組み合わせの 観点から手動設計では困難である.そこで,本論文では,ヘテロジニア スマルチコア環境対応のキャッシュシステム自動生成ツールを提案・実装 する.



図 3.3: FabHetero

3 FabHeteroの概要

提案手法 FabCache の説明に入る前に、ヘテロジニアスマルチコアプ ロセッサ全体を自動生成する FabHetero プロジェクトについて説明する. 最適な構成のヘテロジニアスマルチコアプロセッサを設計・開発するた めには、プロセッサコアやキャッシュシステム、それらを結合する共有バ スシステムに膨大な組み合わせが存在することから、非常に時間が掛か るという問題点がある.そこで著者ら研究グループは、様々な構成のプ ロセッサコアや、そのコアに最適なキャッシュシステム及び共有バスシス テムを自動生成する FabHetero プロジェクトを研究している.FabHetero は、ノースカロライナ州立大学と共同で研究しており、様々な構成のスー パースカラコアを自動生成する FabScalar, そのコアに最適なキャッシュ システムを自動生成する FabCache, また, それらを結合する共有バスシ ステムを自動生成する FabBus の3つのツールで構成され、ヘテロジニ アスマルチコアを自動生成することができる.図 3.3 は, FabHetero に よって生成されたヘテロジニアスマルチコアプロセッサの例である.3つ のコア (Core 0, Core 1, Core 3) はそれぞれ異なる構成のスーパースカラ コアで生成されており、また異なるキャッスシステムを有している. 共有 バスは様々な構成のキャッシュシステムとラストレベルキャッシュ、もし くはメインメモリとを結合している. Core 0 は L1 命令キャッシュと L1 データキャッシュ, Core 1はL1 キャッシュに加えて共有のL2 キャッシュ, さらに Core 2 は L1 キャッシュに加え, 分散 L2 キャッシュで構成されて おり、また各キャッシュの容量やラインサイズ、命令フェッチ幅や連想度 も異なる.L1キャッシュとL2キャッシュ階層は、コアがキャッシュシス テムを必要としない組み込みプロセッサの設計を理想とする場合,生成 させないことも可能である、このように、様々な構成のプロセッサコア、 キャッシュシステム、共有バスシステムを自動生成するために、FabHetero では FabScalar, FabCache, FabBus をそれぞれ用いている.まず始めに, FabScalar, FabBus について説明し、著者の提案手法であるキャッシュシ ステム自動生成ツール,FabCacheの詳細について説明していく.

3.1 スーパースカラコアの自動生成

FabScalarは、N.K.Choudharyらによって提案されている、様々な構成 を持つスーパースカラコアの論理合成可能なRTLデザインを自動生成す るツールである [16]. FabScalarは、フェッチ・イシュー幅、パイプライ ン段数やILP、ファンクションユニット等、様々な構成のスーパースカラ コアを任意のパラメータを与えるだけで生成可能である.さらに、近年 における高性能スーパスカラプロセッサの要求を満たすため、1~8命令 フェッチ幅に対応しており、整列化制約を無視した任意のアドレスから連 続した命令をフェッチすることが出来る.

Load store unit (LSU)では、アウトオブオーダを効率良く実行するた め load store queue (LSQ)のサイズまで投機ロードを発行することが出来 る. このような FabScalar の仕様により、対応するキャッシュシステムは ノンブロッキング手法をはじめとする様々な構成が必要と考えられる.

3.2 バスの自動生成

FabBus はヘテロジニアスマルチコアプロセッサを想定とした,柔軟な 共有バスシステムを自動生成するツールである. ヘテロジニアスマルチ コアプロセッサにおいて、キャッシュとコア間での共有バスシステムは、 各コアが有するキャッシュの階層が異なるため、複雑さを増している.こ の問題を解決するため、ヘテロジニアスマルチコアプロセッサ全体を設 計するために必要な共有バスシステムを自動生成する FabBus が提案され ている.FabBus は現在組み込みプロセッサで広く使用されている ARM 社製の AMBA プロトコルをベースとしている.

3.3 キャッシュの自動生成

構成の異なる複数のスーパースカラコアを持つヘテロジニアスマルチコ アプロセッサが、プロセッサアーキテクチャの分野において注目されてい る.実行するアプリケーションプログラムに対し、最適な構成のスーパー スカラコアを割り当てることで高性能と省電力を両立することができる. 今日、多数の研究者がこのヘテロジニアスマルチコアプロセッサに注目し、 高性能かつ省電力モバイルプロセッサの実現を目指している [1,2,3,5,17]. これらの研究から、キャッシュシステムが重要な要素であることが考えら れる.そこで、B. de Abreu Silva らが異種混在型キャッシュシステムに 焦点を当てている [17]. ヘテロジニアスマルチコア環境において、各コ アに対して容量の異なるキャッシュシステムを割り当てることで平均的 なキャッシュミス率の低減を目指し,高性能かつ省電力プロセッサを実現 している.しかし,実際にはキャッシュ容量だけでなく,ラインサイズ, キャッシュ階層,連想度,階層の異なるキャッシュ間のインターフェース 等,高性能と省電力を実現する為に考慮すべきパラメータは多数存在す る.さらに,ヘテロジニアスマルチコアシステムを対象とした研究を行 うためには,様々な構成のプロセッサを想定しなければならないため,命 令フェッチ幅やプロセッサとキャッシュ間のインターフェースも汎用的に 対応できるように実装する必要がある.

そこで、ヘテロジニアスマルチコアシステムを設計するために必要な 可変フェッチ幅,連想度、キャッシュ階層等のパラメータを設定すること ができるだけでなく、ノンブロッキング手法といった今日における高性 能プロセッサの要求を満たすキャッシュシステムを自動生成するツール FabCacheを提案・実装する.

4 先行研究

キャッシュシステムは、プロセッサの設計や仕様に依存することが多く、 汎用性のあるキャッシュの自動生成に関する研究はあまり行われていな い.キャッシュの自動生成に関する研究としては、[18, 19, 20, 21]がある が、対象とするプロセッサが固定であったり、ソースコードが生成スクリ プト方式を採用しているため、可変性に乏しく、ヘテロジニアスマルチ コア環境において最適なキャッシュシステムを構成するのは困難である. 本章では、その中でも代表的ないくつかを紹介する.

4.1 FPGAのキャッシュ自動生成ツール

提案手法の詳細に入る前に既存のキャッシュシステム自動生成ツール について言及する. FPGA プロセッサを対象としたキャッシュシステム 自動生成ツールが P. Yiannacouras らによって提案されている [18]. こ のツールを用いることで,様々なデータ格納構造,連想度,レイテンシ, キャッシュ階層を持ったキャッシュシステムを自動生成することにより, ターゲットとなるシステムに最適なキャッシュシステムを設計することが できる.しかし,このツールが生成できる連想度はダイレクトマッピン グ.2ウェイセットアソシアティブ、フルアソシアティブの3タイプなう え,キャッシュ階層はパラメータ化されておらず,フェッチ幅もパラメー タ化されていないことから異なる構成のスーパースカラコアに対応でき ないため,ヘテロジニアスマルチコアシステムを設計する際に使用する ことは困難である.

4.2 LEON のキャッシュ自動生成ツール

一方, Leon4 [19] はダイレクトマッピングからフルアソシアティブを 含めた 2ⁿ の連想度を設定でき,データ格納構造,キャッシュ階層,レイ テンシもパラメータ化されている柔軟なキャッシュシステム自動生成ツー ルとなっている.しかし,ターゲットとなるシステムがスカラーパイプ ラインプロセッサであるため,異なる種類のフェッチ幅に対応することが 不可能であり,異なる構成のスーパースカラコアに対応することができ ず,ヘテロジニアスマルチコアシステムの設計には用いることができな い.その他にも多数のキャッシュシステム自動生成ツールが提案されてい るが,対象とするプロセッサが固定であったり,ソースコードが生成ス クリプト方式を採用しているため,可変性に乏しく,ヘテロジニアスマ ルチコア環境において最適なキャッシュシステムを構成するのは困難であ る [20, 21].

5 キャッシュ自動生成ツールの提案

5.1 FabCacheの概要

図 3.3 で示すように、ヘテロジニアスマルチコアでは、システムを構 成する個々のプロセッサコアの特徴によって最適なキャッシュ構成が異な る.例えば、図 3.3 左の様に独立した L1 キャッシュのみを持つ構成や、図 3.3 中央の独立した L1 キャッシュに対して共有の L2 キャッシュを持つ構 成、図 3.3 右の L1L2 それぞれ独立したキャッシュを持つ構成のコアなど に加え、命令キャシュのフェッチ幅を変更したり、L2 キャッシュの一貫性 を保つアルゴリズムを変更したり、L2 キャッシュへのアクセスレイテン シを変更したりなど、最適なキャッシュ構成を手動で設計・評価するのは 組合せの膨大さから非常に困難である.この問題を解決する為に、ヘテ ロジニアスマルチコアプロセッサ用のキャッシュシステムを自動生成する FabCacheを提案する.

現在,広く普及しているホモジニアスマルチコアの場合では,プロセッ サコアに対するキャッシュシステムを1つ設計するだけであったが,任 意のパラメータのスーパースカラコアを生成する FabScalar を用いてへ テロジニアスマルチコアを設計する為,それぞれのコアに対する最適な キャッシュシステムを自動で生成しなければならない.異なる構成のキャッ シュシステムを複数生成するという点において,FabCacheは従来にはな いキャッシュジェネレータとなっている.また,FabCacheによって生成 されたキャッシュシステムは、シングル又はデュアルポートメモリによっ て論理合成可能であるため、様々な構成のキャッシュシステムシミュレー ションに使用でき、多ポートメモリで構成されていないため、スタンダー ドセルベース ASIC デザインに適していると考える。

5.2 生成可能なキャッシュシステム一覧

表 5.1 は現在の FabCache で設定可能なパラメーター覧を示している. 1行目はキャッシュ階層を、2行目はラインサイズ、セットサイズ、連想度 の設定可能な範囲をそれぞれ示している.セットサイズは全ての階層で 可変となっており、ラインサイズでは高階層キャッシュから1回のキャッ シュアクセスで実行完了できるように多少の制約はあるが、可変となっ ている.また、全てのキャッシュ階層において、ダイレクトマッピングか らフルアソシアティブを含む2ⁿ ウェイセットアソシアティブの連想度が 設定可能である.3行目については、各階層の特殊な内部アーキテクチャ を示している.

Memory hierarchy	Dimensions($L = line size$,	Specific microarchitectures	
S = set size,			
	W = associativity)		
L1 instruction cache	$L = (fetch width to 2^n) \times 4(byte)$	two banks interleaved vs. non-interleaved	
	$S = 1$ to 2^n	1 to 8 fetch width	
	$W = 1, 2^n$ -way, full	Interface with L2 cache	
		line size transmission vs.	
		burst transmission	
		enable vs. disable	
L1 data cache	$\mathbf{L} = (1 \text{ to } 2^n) \times 4(\text{byte})$	Miss handling	
	$S = 1 \text{ to } 2^n$	blocking vs. non-blocking	
	$W = 1, 2^n$ -way, full	Writing approach	
	MSHR = 1 to 8 entry	write-through vs. write-back	
		Interface with L2 cache	
		line size transmission vs.	
		burst transmission	
		enable vs. disable	
L2 cache	L = wider than higher hierarchy	dedicated instruction and data vs. unified	
	$S = 1 \text{ to } 2^n$	Cache coherency	
	$W = 1, 2^n$ -way, full	MOESI vs. MOSI vs. MEI vs.	
		dedicated for each processor core.	
		interface with shared memory	
		processor num to/from one vs.	
		processor num to/from multi-ported memory	
		cache replacement policy	
		\mathbf{LRU} vs. Pseudo-LRU	
		enable vs. disable	

表 5.1: Available designs in FabCache

5.3 インターフェースデザインの仕様

高階層レベルキャッシュ,またはメインメモリ間インターフェースの転 送幅は,1ワードから最大でパラメータファイルで指定したラインサイズ 長まで指定できる.ラインサイズ長の転送は,一度にラインサイズ幅の データを転送することができ,十分なバンド幅を持ったオンチップ通信 に用いることができる.また,バースト転送では,必要なラインのデータ が全て揃うまで,ユーザーが定義したバス幅分のデータが毎サイクル転 送される.ラインサイズ長の転送には,多数のI/Oピンが必要だが,I/O ピンの数を十分用意する事は難しい.このため,FabCacheでは,この転 送幅を可変化し,パラメータとして指定する事で製作するチップに最適 な転送方法・転送幅を選択できるようになっている.セットアソシアティ ブキャッシュのリプレース方法として,LRUを採用している.各階層の キャッシュを有効・無効にすることで,キャッシュ階層を変えることがで きる.

キャッシュを無効にした場合,キャッシュは100%ヒットする理想的な メインメモリに直接アクセスすることで,パーフェクトヒットキャッシュ として振る舞い,シミュレーションに用いることができる.また,この キャッシュ無効モードは,各階層キャッシュのベストパフォーマンスを見 積もる際にも使用可能である.

17

6 実装

本章では,提案手法における実装方法について述べる.詳細設計の説 明に入る前に,実装戦略として採用したスーパーセット戦略において記 述する.その後,L1命令,データキャッシュ及びL2キャッシュの概要に ついて述べる.次に,今日における高性能プロセッサの仕様としてキャッ シュシステムに要求される機能に向けての改良法を記述する.最後に,提 案手法の移植性に関して述べる.

6.1 スーパーセット戦略

FabCache はハードウェア記述言語である System Verilog で記述されて おり,後述する特殊な記述法スーパーセット戦略を用いて様々な構成の キャッシュシステムを自動生成している.スーパーセット戦略とは,パラ メータ化された全ての内部アーキテクチャが1つの RTL コードのソース ファイルを共有する記述法である.対照的に,P. Yiannacouras [18] らが 生成スクリプトを用いて RTL コードを作成する手法を提案している.こ の手法は、生成スクリプトがパラメータを解析し、そのパラメータを元に ターゲットとなる RTL コードを生成する.スーパーセット手法と比べた 生成スクリプトのメリットとしては、各パラメータ毎に最適化されたコー

ドが作成されることである.しかし、パラメータ毎に最適化したコードを あらかじめ記述しておくため、新しいアーキテクチャを実装する際、全て の生成スクリプトを記述し直さなければいけないという致命的な問題点 がある. ヘテロジニアスマルチコアプロセッサ対応の新しい内部アーキ テクチャを開発するという本質的な目標がFabCacheにはあるため、スー パーセット手法を採用した. 生成スクリプトは一度アーキテクチャを実 装した後、新しい機能を追加する際、バックアノテーションが必要な反 面,スーパーセット戦略では直接 RTL コードに実装可能なため,新機能 追加が容易である.しかし、全ての内部アーキテクチャが1つのソース ファイルを共有しているため、パラメータ数が極端に増加してしまうと コード可読性が低下してしまう, 意図しないハードウェアが生成されて しまうという2つの問題点がある.コード可読性については、ユーザーに とって本質的な問題ではないが、特殊な実装方法を用いることにより解 決している.また,意図しないハードウェアについては,第6.2節にて説 明する特殊な実装方法により対処し、また、手設計による最適化された キャッシュと FabCache によって生成されたキャッシュの面積・遅延・電 力消費を比較することにより,スーパセット戦略の妥当性を確認した.

6.2 L1 命令キャッシュの概要



⊠ 6.4: Implementation of interleaved L1 instruction cache

図 6.4 はインターリーブド L1 命令キャッシュの詳細を示している. L1 命令キャッシュは,整列化制約を無視したメモリ番地からの命令フェッチ に対応するため,奇数と偶数の2バンクを持つバンクドメモリで構成さ れており, swap ユニットと squeeze ユニットを持っている.

各バンクはスーパーセット戦略を用いて実装され、ラインサイズ、セットサイズ,連想度が設定可能である.整列化制約を無視した命令フェッチ に対し、正しい順番でキャッシュに格納するため、各バンクからの出力を



⊠ 6.5: L1 Data Cache

bank select bit を用いてスワップしている Line select bit はフェッチする 命令の先頭を決定し、その後パラメータファイルで指定したフェッチ幅ま で命令を絞る.この実装を実現するため、最小ラインサイズの上限は最 も近い2のべき乗に丸めている.(例えば、3命令フェッチの場合でも、1 ラインに4命令存在する).そのため、この squeeze 機構によるオーバー ヘッドはない.

6.3 L1 データキャッシュの概要

図 6.5 は L1 データキャッシュ全体のブロック図を示している. L1 デー タキャッシュは2ステージのパイプラインで構成されており,毎サイクル miss status holding register (MSHR)に空きがあれば新規アクセスを受け 付ける.キャッシュストールにより,プロセッサが即ストールしないよう, ロード用,ストア用2種類のメモリバッファを持っている.メモリバッ ファの容量はパラメータファイルにより設定可能である.ステージ1で は,先に処理されキャッシュミスを起こし,再実行される必要があるリク エストがなければ,次に実行するリクエストを処理し,タグメモリに対 してリードリクエストを発行する.

LRUの更新もステージ1で実行される.Holding register はステージ1 でストールが起こった際,リクエストを保持し続ける.もしキャッシュミ スを起こしたリクエストがなければ、メモリバッファから新規リクエス トがステージ1へ送信される.ステージ2ではタグを参照し、ヒットか ミスを決定する.もしヒットであればリード又はライト信号がデータメ モリへ送信される.ミスを起こした場合では、MSHRへミス情報を送信 する.キャッシュコヒーレンシを解消するため、もし無効化されるべきエ ントリーがあれば、MSHR はステージ1へ無効化信号を送信する.それ 以外では、MSHR はL2キャッシュへミスリクエストを送信し、必要とな るデータを受け取る.



 \boxtimes 6.6: L2 cache design

6.4 L2 キャッシュの概要

L2キャッシュは2バンク以上のバンクドメモリで構成されており,分 散・共有2種類のタイプを生成することができる.図 6.6 はそれぞれ分散, 共有L2キャッシュの例である.説明を簡略化するため,図のL2キャッシュ は2バンクで構成されているとする.分散L2キャッシュとして使用する 場合,1つのバンクをL2命令キャッシュとして,他方をL2データキャッ シュとして使用する.逆に,共有L2キャッシュとして使用する場合,2バ ンクのインターリーブドL2キャッシュとして動作し,アドレス競合が起 きないとき,L1命令・データキャッシュ両方からの同時アクセスに対応 する.説明を簡略化するため2バンクとしたが,アドレス競合を減らす ため,実際には3バンク以上も設定可能である.この実装は,異なる設計 のL2キャッシュをL1-L2キャッシュ間のスーパーセットインターフェー ス構造を変化させるだけで生成を可能としている.分散L2キャッシュを 使用するときは、L1命令・データキャッシュは直接それぞれのL2キャッ シュへ接続する.一方、共有L2キャッシュとして使用する場合、アービ タを2つ(2バンクドメモリの場合)、インターフェースの中に追加する. このアービタにより、対応するバンクを決定し、リクエストが送信され る.この構造はマクロによって定義されているため、意図しないハード ウェアはインターフェースの中に残らない.さらに、インターフェース のみがスーパーセットコードで記述されているため、可読性も高い.し かし、バンクドメモリによって構成されているため、命令キャッシュとし て使用される部分についても使用されないストア命令を実行するハード ウェアが残ってしまうが、その回路はSRAMメモリを含むキャッシュメ モリ全体の面積と比べ微小なことから無視できると考える.

この手法により,分散・共有L2キャッシュが僅かなオーバーヘッドで 実装することができ,コード可読性も保たれる.



 \boxtimes 6.7: Fetch image of superscalar



 \boxtimes 6.8: Interleaved memory

6.5 高性能プロセッサ向けの改良

6.5.1 インターリーブドキャッシュの詳細設計

FabScalar では性能向上の為に,任意の場所から連続した命令を1サイ クルでフェッチする事を想定している.ここで,スーパースカラの命令 フェッチの概念図を図 6.7 に示す.スーパースカラは並列に複数の命令を



 \boxtimes 6.9: Interleaved memory

同時に実行する為,一度の命令キャッシュへのアクセスで複数の命令を フェッチしなければならない.しかしながら,通常のキャッシュを用いて この機能を実装すると,ライン境界を跨ぐアクセスが発生した時に1サ イクルで完了させる事ができない.このことを図6.8を用いて説明する. 図6.8では,FabScalarは4命令フェッチのプロセッサとして構成されてお り,aからpはそれぞれ1つの命令を意味している.図6.8左の通常キャッ シュでは1ラインにつき,4つの命令が格納されており,ライン境界を跨 がない場合(例えば,連続したa,b,c,dの命令をフェッチする場合)に は1サイクルで必要なデータを全て揃える事が可能である.しかしなが ら,通常のキャッシュでは1サイクルに1ラインのアクセスしかできない



 \boxtimes 6.10: Interleaved memory

為, c, d, e, fのように, 2つのラインを跨いで必要な命令が格納されて いる場合, データを揃える為に2サイクルを必要とする. そこで本研究で は, キャッシュをインターリーブドメモリとして構成する事を提案する. このことで, 任意の連続した命令を1サイクルでフェッチする事を可能と している.

インターリーブドメモリとは、メモリを複数のバンクに分割し、それ ぞれのバンクに対して同時にデータをアクセスする事でメモリアクセス を高速化する技術である.図6.9は、提案手法におけるL1命令キャッシュ ブロック図の一部を用いた、2バンクのインターリーブドメモリの例を示 している.偶数バンクには偶数番地のラインが、奇数バンクには奇数番 地のラインがそれぞれ格納される. このようにデータを格納する事で c, d, e, fのような4命令フェッチアクセスが発生した場合に, 偶数バンク から c, d が存在するラインを, 奇数バンクから e, f が存在するラインを 並列に読み出し, squeeze ユニットによって必要な部分を絞ることで任意 の連続した命令を1サイクルで揃える事が可能となる. swap ユニットを 用いる例として, 必要な命令が f, g, h, i のように格納されている場合, 同 様に i が存在するラインと f, g, h が存在するラインを各バンクから並列 に読み出し, swap ユニットによって正しい命令順に並び替えることで実 現している. また, バンクドメモリを使用する事により, ポート数を増 やす事なく並列にメモリアクセスを可能にする事でハードウェア規模の 低減も実現している.

6.5.2 ノンブロッキングキャッシュ実装方法

多くの高性能プロセッサがロード・ストア命令を含むアウトオブオー ダ実行をサポートしている [22]. ロード・ストア命令を含むアウトオブ オーダ実行を処理するためには、スプリットバストランザクションとノ ンブロッキング手法がキャッシュシステムに求められる. FabCache では, CPUとL1 キャッシュ間のバスプロトコルとして AMBA4を採用し,高性 能プロセッサに対応するため,最大で16 エントリの MSHR を持つノン



 \boxtimes 6.11: Miss status holding register

ブロッキングキャッシュを生成することができる. AMBA4は4ビットの トランザクション ID を持っており,一度に16トランザクションまで扱 えるため, MSHRのエントリを16に制限している.

しかし、ノンブロッキングキャッシュのコントローラーは、エントリ数 に比例して面積と消費電力が増加してしまう.特に、コントローラーは 高速実行が要求されるため、低リークトランジスタを使うことができな い.つまり、余計に動的・静的電力を消費してしまう.一方、インオー ダ実行スーパースカラやシングルパイプラインプロセッサのような組み 込みシステムで使用される省電力プロセッサの場合、ノンブロッキング キャッシュは必要でない.つまり、このような組み込みシステムにノンブ

ロッキングキャッシュを実装するには,面積・電力の増加を招いてしまう. 逆に,ブロッキングキャッシュを高性能プロセッサに実装してしまうと, アウトオブオーダ実行に対応できなくなり、高速実行が困難になってし まう. つまり, ヘテロジニアスマルチコアにおいて, 省電力プロセッサ と高性能プロセッサが混在する場合、最適なキャッシュシステムが異なっ てしまい、ブロッキング・ノンブロッキングキャッシュ両方を実装するこ とは難しい、この問題を解決するために、スーパーセットを用いて可変 MSHR エントリを持ったノンブロッキングキャッシュを実装した.図 6.11 は MSHR の詳細を示している. 第 6.3 節にて述べたように、ステージ2は ミスリクエストを MSHR へ送信する.もし,パラメータファイルによっ て指定した MSHR エントリが一杯の場合, ステージ2 はストール信号を ステージ1へ送信する. その後, MSHR はミスリクエストに ID を付け, fill buffer へ送信する. Fill buffer は対応するラインのデータを受け取る ため、ミスリクエストアドレスをL2キャッシュ、もしくはメインメモリ へ送信する.もし、そのラインが無効化されるべきであれば、fill buffer は無効化信号をステージ1へ送信する. それ以外では, fill buffer は対応 するラインデータを受け取った後, MSHR へ ID 付で送信し, 同時に fill 信号も送信する. fill 信号を受け取った後, MSHR は ID を比較し, replay 信号と共に対応するミスリクエストを再度ステージ1へと送信する.

6.6 FabCacheの移植性

FabCache は FabHetero プロジェクトの一部として実装しているが、バ スプロトコルとして AMBA を採用しているため,通常のキャッシュシス テムの研究にも使用することが出来る.AMBA プロトコルは,現在広く 普及している System on Chip (SOC) における機能ブロックの接続と管理 のための、オープンスタンダードなオンチップインターコネクト仕様であ る. FabCache によって生成されるキャッシュ間だけでなく、キャッシュー プロセッサ間,メインメモリーキャッシュ間についても AMBA バスプロ トコルを採用しているため、同様に AMBA プロトコルを採用している別 のプロセッサに対して容易に接続することがきでる.また,FabCacheは 投機ロードや整列化制約を無視した命令フェッチ、ノンブロッキング機構 など、今日における高性能スーパースカラプロセッサにおける要求を満 たしているため,幅広いプロセッサを対象とすることができる.特に,柔 軟なキャッシュシステム構成に加え、1命令フェッチにも対応しているた め、組み込みプロセッサ用キャッシュシステムも生成することができるた め、高い移植性を持っていると考える.

表 7.2: EDA environment.

Phase	EDA tool		
functional verification	Cadence NC-Verilog 09.20-S038		
synthesis	Synopsys Design Compiler 2013.03-SP2		
place & route	Synopsys IC Compiler G-2012.06		
power estimation	Synopsys XA G-2012.06-SP2		

7 評価

本章では提案手法によって自動生成されたキャッシュシステムが正し く動作し,また,手動設計により最適化されたキャッシュシステムと比 べ遜色のない性能であることを示す.第 6.1節にて述べたように,提案 手法ではRTLコード可読性を確保するためにスーパーセット戦略を用い ており,意図しないハードウェアが生成され,結果として面積や消費電 力の増加を招く可能性がある.そこで,手動設計により最適化したキャッ シュシステムと,提案手法により生成したキャッシュシステムを比較し, オーバーヘッドを見積もった.評価環境として,使用するベンチマーク はSPEC2000INT, EDA ツールは表 7.2 に示す.

7.1 性能評価

FabCache によって生成されたキャッシュが正しく動作することを確認 するため,SPEC2000INT ベンチマークより1億命令実行した.図 7.12



 \boxtimes 7.12: Cache hit rate

は、連想度をダイレクトマッピングから16ウェイセットアソシアティブ までの実行結果を示している.キャッシュ容量が増加するにつれ、ヒット 率が上昇していることが確認出来たことから、FabCacheによって自動生 成されたキャッシュシステムが正しく動作していることが考えられる.



 \boxtimes 7.13: L1Icache Power Consumption.



 \boxtimes 7.14: L1D cache Power Consumption.

表 7.3: Delay.				
Design	L1 instruction cache	L1 data cache		
FabCache	2.39ns	2.45ns		
Hand-tuned	2.27ns	2.32ns		

7.2 電力評価

L1 命令キャッシュ及び L1 データキャッシュは RTL コード可読性のため,スーパーセットコードで実装されている.これにより,L1 命令キャッシュではダイレクトマッピングのとき,LRU とコントロール回路が,L1

データキャッシュではブロッキングキャッシュのとき MSHR が存在して しまう.これらの回路が電力消費を向上させる可能性があるため、それ ぞれ手動設計により最適化されたキャッシュシステムと消費電力を比較し た. 評価方法として, SPEC2000 INT ベンチマークより 5000 万命令実行 し, EDA ツール Synopsys XA G-2012.06-SP2 を用いて電力を計測した. 図 7.13, 7.14 はそれぞれ L1 命令・データキャッシュ電力消費を示してお り, 値は FabCache design によって正規化されている. 図 7.13, 7.14 中 の FabCache design はそれぞれ, FabCache によって自動生成されたスー パーセットコードによるオーバーヘッドを含むキャッシュシステムを示し, 他方はオーバーヘッドを一切含まない、手動により最適化されたキャッ シュシステムを示している.また,表 7.3はFabCacheによって生成され たキャッシュと手動設計によるキャッシュの遅延時間を比較したものであ る.評価結果によると、増加した電力は0.1%以下,遅延時間の差は0.1ns であるため, RTL コード可読性を保つためのスーパーセット戦略は妥当 であると考える.



 \boxtimes 7.15: Chip image of L1 instruction cache.

7.3 面積評価

自動生成によるオーバーヘッドを見積もるため、物理チップレイアウト を作成し、面積評価を行った. 図 7.15,7.16 は L1 命令・データキャッシュ の物理チップレイアウトを示している. L1 命令キャッシュのパラメータ は、容量 8KB、ラインサイズ4、1 ウェイセットアソシアティブで構成さ れており、ダイレクトマッピイングにも関わらず LRU メモリ、及びコン トローラが含まれている. L1 データキャッシュのパラメータは、容量・ラ インサイズ・連想度は同様で、ブロッキングキャッシュではあるが1 エン トリの MSHR を含んでいる. FabCache によって生成されたキャッシュシ ステムは、Rohm 180nm、京都大学スタンダードセルライブラリ [23] を用 いて論理合成を行った. 図 7.15,7.16 中の Cache control logic はキャッシュ



 \boxtimes 7.16: Chip image of L1 data cache.

制御部を示しており, RAM MACRO は SRAM メモリを示している.物 理レイアウトの評価結果によると,キャッシュ制御部の面積は命令・デー タキャッシュそれぞれ58,496.25µm²・60,232.16µm², SRAM メモリを含む キャッシュシステム全体の面積は1,668,016.628µm²・1,669,752.538µm²と なり,全体の面積に対する,自動生成によるオーバーヘッドを含むキャッ シュ制御部の割合は3.5%, 3.6%となった.つまり,キャッシュ制御部の 割合が非常に小さいことから,RTL コード可読性を確保するためのスー パセット戦略による意図しないハードウェアは無視することができるた め妥当といえる.

8 結論

本論分では、ヘテロジニアスマルチコア対応のキャッシュシステム自動 生成ツール、FabCacheの詳細と評価について述べた。FabCacheの詳細 な設計より、組み込む向けプロセッサから高性能向けプロセッサの要求 を満たす様々な高性能キャッシュシステムを自動生成できることが確認で きた.さらに、手設計により最適化されたL1キャッシュと、FabCacheに よって生成された、自動生成によるオーバーヘッドを含むL1キャッシュ を比較したところ、面積では約3.5%、遅延では0.1ns、電力では1%以下 の増加に抑えられたことから、スーパーセット戦略により手設計と遜色 ない品質のキャッシュシステムを少ないオーバーヘッドで実現できるこ とが確認できた。今後の展望として、他の研究者や開発者を対象として FabCacheを公開し、ヘテロジニアスマルチコアプロセッサとキャッシュ システム自体の研究を促進させたいと考える。

謝辞

本研究を行うにあたり、多数の助言を頂きました近藤利夫教授、深澤 さん、並びにご指導を頂きました佐々木敬泰助教に深く感謝いたします. また、計算機アーキテクチャ研究室院生・学生のメンバーには常に刺激的 な議論を頂き、精神的にも支えられました.また、本研究は日本学術振興 会の科学研究費補助金、Synopsys社CADツールによる東京大学VDEC、 Rohm 社 VDEC、凸版印刷社の支援により実施されたことを並びに感謝 します.

参考文献

- R. Kumar, D. M. Tullsen, P. Ranganathan, N. P. Jouppi, K. I. Farkas. Single-ISA Heterogeneous Multi-Core Architectures for Multithreaded Workload Performance. 31st International Symposium on Computer Architecture (ISCA31), pp. 64-75, June 2004.
- [2] H. H. Najaf-abadi, E. Rotenberg. Configurational Workload Characterization. International Symposium on Performance Analysis of Systems and Software 2008 (ISPASS-2008), pp. 147-156, April 2008.
- [3] P. Greenhalgh. Big.LITTLE Processing with ARM Cortex-A15 & Cortex-A7. ARM WHITE PAPER: http://www.arm.com/ja/files/downloads/big.LITTLE Final.pdf.
- [4] P. Greenhalgh. Big.LITTLE Processing with ARM Cortex-A15 & Cortex-A7. ARM WHITE PAPER: http://www.arm.com/ja/files/downloads/
 big.LITTLE_Final.pdf.
- [5] N. K. Choudhary, S. V. Wadhavkar, T. A. Shah, H. Mayukh, J. Gandhi, B. H. Dwiel, S. Navada, H. H. Najaf-abadi and E. Roten-

berg. FabScalar: Composing Synthesizable RTL Designs of Arbitrary Cores within a Canonical Superscalar Template. 38th IEEE/ACM International Symposium on Computer Architecture (ISCA-38), pp. 11-22, June 2011.

Rationale for a 3D Heterogeneous Multi-core Processor. Proceedings of the 31st IEEE International Conference on Computer Design (ICCD-31), pp. 154-168, Oct. 2013.

- [6] N. K. Choudhary, S. V. Wadhavkar, T. A. Shah, H. Mayukh, J. Gandhi, B. FabScalar: Automating Superscalar Core Design. *Micro*, *IEEE (Volume:32 , Issue: 3)*, pp. 48-59, June 2012.
- [7] R. Kumar, K. I. Farkas, N. P. Jouppi, P. Ranganathan and D. M. Tullsen. Single-ISA Heterogeneous Multi-core Architectures: The Potential for Processor Power Reduction. Int'l Symposium on Microarchitecture, Dec. 2003.
- [8] H. H. Najaf-abadi, N. K. Choudhary and E. Rotenberg. Core-Selectability in Chip Multiprocessors. 18th Int'l Conference on Parallel Architectures and Compilation Techniques, Sep. 2009.

- [9] 中林智之, 佐々木敬泰, Eric Rotenberg, 大野和彦, 近藤利夫, FabScalar の Alpha 21264 命令セット対応とマルチプロセッサ環境フレームワー クの構築, SACSIS2012.
- [10] E. Rotenberg, B. H. Dwiel, E. Forbes, Z. Zhang, R. Widialaksono,R. Basu Roy Chowdhury, N. Tshibangu, S. Lipa, W. R. Davis, andP. D. Franzon.
- [11] N. K. Choudhary, B. H. Dwiel, E. Rotenberg. A physical design study of fabscalar-generated superscalar cores. VLSI and System-on-Chip (VLSI-SoC), 2012 IEEE/IFIP 20th International Conference on , pp. 165-170, Oct. 2012.
- [12] T. Nakabayashi, T. Sasaki, E. Rotenberg, K. Ohno and T. Kondo. Research for Transporting Alpha ISA and Adopting Multi-processor to FabScalar. *Symposium on Advanced Computing Systems and Infrastructures 2012 (SACSIS2012)*, pp. 374-381, May 2012. (in Japanese)
- [13] T. Okamoto, T. Nakabayashi, T. Sasaki, T. Kondo. FabCache: Cache Design Automation for Heterogeneous Multi-core Processors.

Proceedins of the 1st International Symposium on Computing and Networking, pp.602-606, Dec. 2013.

- [14] 瀬戸 勇介,佐々木 敬泰,大野 和彦,近藤 利夫,ヘテロジニア スマルチプロセッサ環境を対象とした AMBA バスフレームワーク の設計と評価,SWOPP2012.
- [15] Y. Seto, T. Nakabayashi, T. Sasaki, and T. Kondo. FabBus: A Bus Framework for Heterogeneous Multi-core processor. 28th International Technical Conferench on Circuits/Systems, Computers and Communications (ITC-CSCC2013), pp. 254-257, July 2013.
- [16] N. K. Choudhary, S. V. Wadhavkar, T. A. Shah, H. Mayukh, J. Gandhi, B. H. Dwiel, S. Navada, H. H. Najaf-abadi and E. Rotenberg. FabScalar: Composing Synthesizable RTL Designs of Arbitrary Cores within a Canonical Superscalar Template. Proceeding of the 38th IEEE/ACM Int'l Symposium on Computer Architecture (ISCA-38), pp. 11-22, June 2011.
- [17] B. de Abreu Silva, L.A. Cuminato and V. Bonato. Reducing the overall cache miss rate using different cache sizes for Heterogeneous

Multi-core Processors. Reconfigurable Computing and FPGAs (Re-ConFig), pp. 1-6, Dec. 2012.

- [18] P. Yiannacouras and J. Rose. A Parameterized Automatic Cache Generator for FPGAs *Field-Programmable Technology (FPT)*, pp. 324-327, Dec. 2003.
- [19] Leon 4 and GRLIB. http://www.gaisler.com.
- [20] Thomas D. Tessier, Designing, Verifying and Building an Advanced L2 Cache Sub-System using SystemC. ISCUG, April 2012.
- [21] Akgul, B.E.S., Mooney, V.J,PARLAK: Parametrized Lock Cache Generator Design, Automation and Test in Europe Conference and Exhibition, pp.1138–1139, April 2003.
- [22] D. Kroft., Lockup-free instruction fetch/prefetch cache organization. International Symposium on Computer Architecture Proceedings of the 8th annual symposium on Computer Architecture, pp. 81–87, May 1981.
- [23] H. Onodera, A. Hirata, A. Kitamura, K. Kobayashi, and K. Tamaru, P2Lib:Process Portable Library and Its Generation System, *Journal*

of Information Processing, vol.40, no. 4, pp. 1660–1669, April, 1999,

(In Japanese).

- A プログラムリスト
- B 評価用データ